A new logic level delay modeling paradigm for nano-CMOS standard cell variation-aware simulation / Mastrandrea, Antonio; Olivieri, Mauro. - (2012). (Intervento presentato al convegno Workshop on Variability modelling and mitigation techniques in current and future technologies (VAMM), in conjunction with DATE 2012 tenutosi a Dresden, Germany nel 16 March 2012).

A new logic level delay modeling paradigm for nano-CMOS standard cell variation-aware simulation

MASTRANDREA, ANTONIO;OLIVIERI, Mauro
2012

File allegati a questo prodotto
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11573/473674
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact