A standard cell set for delay insensitive VLSI design / P., Antognetti; P., Danielli; A., De Gloria; P., Faraboschi; Olivieri, Mauro. - (1992). (Intervento presentato al convegno Fifth Annual IEEE International ASIC Conference and Exhibit tenutosi a Rochester, USA) [10.1109/ASIC.1992.270293].
File allegati a questo prodotto
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.