A standard cell set for delay insensitive VLSI design / P., A., P., D., A., D.G., P., F., Olivieri, M.. - (1992). (Fifth Annual IEEE International ASIC Conference and Exhibit Rochester, USA ) [10.1109/ASIC.1992.270293].
File allegati a questo prodotto
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.


